10.1. PSPICE как статический логический анализатор

10.1. PSPICE как статический логический анализатор

Шаг 1 Начертите в редакторе SCHEMATICS схему, изображенную на рис. 10.1. Необходимые компоненты вы найдете в библиотеке EVAL.slb. Редактор для установления метки (out) можно открыть, дважды щелкнув мышью по соответствующему участку проводки. Сохраните готовую схему в папке Projects под именем DIGI1.sch.

Рис. 10.1. Логическая схема с различными компонентами цифровой техники

Вы можете на выбор настроить источники постоянного напряжения U₁, U₂ и U₃ на ТТЛ-уровень низкого сигнала (L=0 В) или высокого сигнала (H=5 В). Тогда программа PSPICE проведет логический анализ этих напряжений.

Шаг 2 Установите все источники напряжения U₁, U₂ и U₃ на уровень высокого сигнала, то есть на 5 В. Откройте окно Analysis Setup и снимите установленные в нем флажки, чтобы деактивизировать все без исключения анализы. Затем с помощью кнопки желтого цвета запустите моделирование. Сейчас программа PSPICE производит такие расчеты, которые она выполняет в процессе любого моделирования, в том числе расчеты логических состояний. Однако PSPICE не показывает результаты их вычисления автоматически. Чтобы вызвать на экран индикаторы логических состояний, нужно специально их запросить.

Шаг 3 Щелкните по кнопке с изображением большой буквы V, с которой вы познакомились в ходе второго урока (с ее помощью вы вызывали индикаторы потенциалов в рабочих точках) — см. рецепт 2 в главе 2. Теперь программа PSPICE показывает вам логические состояния (рис. 10.2).

Рис. 10.2. Цифровая схема с индикаторами логических состояний

Шаг 4 Попробуйте другие комбинации входных напряжений и путем моделирования установите соответствующие им логические состояния.

Программа PSPICE проделывает это просто замечательно, но и вы, проявив немного терпения, сделали бы не хуже. Логический анализ, проводимый компьютером, только тогда сможет произвести на вас должное впечатление, когда вы используете в своей схеме одновременно и цифровые, и аналоговые компоненты.

Допустим, нам нужно дополнить схему, изображенную на рис. 10.1, таким образом, чтобы при формировании сигнала высокого уровня (лог. 1) на выходе логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ (X-OR) загоралась красная лампочка (5 В/200 Ом). Сопротивление 200 Ом для выхода ТТЛ-схемы — довольно внушительная нагрузка. Необходимо исследовать, сможет ли элемент X-OR подавать такое напряжение, которого будет достаточно, чтобы следующий за ним логический элемент ИЛИ D15A воспринял его как сигнал высокого уровня (лог. 1). В ТТЛ-технике для этого требуется напряжение как минимум 2 В.

Шаг 5 Дополните свою схему, установив в ней резистор сопротивлением 200 Ом на выходе логического элемента X-OR (рис. 10.3), и сохраните ее под именем DIGI2.sch. Затем проведите моделирование этой схемы, установив такую комбинацию входных напряжений, которая позволила бы ожидать сигнала высокого уровня (лог. 1) на выходе элемента X-OR. После щелчка по кнопке с изображением большой буквы V чертеж должен приобрести такой же вид, как на рис. 10.3.

Рис. 10.3. Цифровая схема с дополнительным резистором

Взглянув на рис. 10.3, вы можете заметить, каким интересным качеством обладает PSPICE при одновременном моделировании аналоговых (резисторы, конденсаторы, транзисторы, источники напряжения аналогового сигнала и т.п.) и цифровых (логические элементы) компонентов. В тех местах, где узловые пункты связывают исключительно цифровые компоненты, моделирование выявляет цифровые состояния (1 или 0). Там, где на узле находится хотя бы один аналоговый компонент, выдаются значения напряжения. Видно, что напряжение на выходе логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ (X-OR) как раз немногим выше двух вольт. Значит, этот резистор может быть подключен напрямую, то есть без дополнительных формирователей.

Шаг 6 Уменьшите сопротивление резистора до 180 Ом, сохраните схему под именем DIGI3.sch и с помощью моделирования убедитесь, что при таком сопротивлении напряжение уже не преодолевает TTЛ-границу равную 2 В. Напряжения, имеющие значения от 0.8 до 2 В, в технике выполнения ИС в базисе ТТЛ считаются неопределенными состояниями. Обратите внимание: неопределенное состояние логического элемента X-OR приводит к тому, что выход, где установлена метка out, также принимает неопределенное состояние, которое программа PSPICE обозначает как X (рис. 10.4).

Рис. 10.4. Цифровая схема, где выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ D18A перегружен и не может передать сигнал достаточно высокого уровня